(12)发明专利申请
(10)申请公布号(10)申请公布号 CN 104796171 A (43)申请公布日(43)申请公布日 2015.07.22
(21)申请号 201510131104.0(22)申请日 2015.03.25
(71)申请人广州钧衡微电子科技有限公司
地址510006 广东省广州市番禺区小谷围街
广州大学城外环西路100号广东工业大学理学馆501、503、505、507、509(72)发明人刘斌 陶亮 章国豪(51)Int.Cl.
H04B 1/40(2015.01)
权利要求书2页 说明书6页 附图3页
(54)发明名称
一种应用于SOI CMOS射频开关的控制电路(57)摘要
本发明公开了一种应用于SOI CMOS射频开关的控制电路，包括带隙基准电路，低压差线性稳压器，环形振荡器，电压反相器，非交叠时钟电路、电荷泵及电平转换电路，其中该控制电路的核心单元为一个产生负电压的电荷泵电路。在本发明中，带隙基准电路与低压差线性稳压器相连，低压差线性稳压器的输出端与电荷泵相连，所述环形振荡器的输出端经反相器I1与反相器I2的输入端相连，反相器I1和反相器I2的输出端与非交叠时钟产生电路的输入端相连，非交叠时钟产生电路的四个输出端与电荷泵的输入端相连，电荷泵的输出端OUTCP经过电平转换电路为SOI CMOS射频开关提供控制。本发明的能产生负电压的电荷泵能快速启动且具有低稳态电流，可以保证在大射频信号条件下射频开关管能处于很好的关闭状态，从而改善射频开关的线性和隔离度。 C N 1 0 4 7 9 6 1 7 1 A CN 104796171 A
权 利 要 求 书
1/2页
1.一种应用于SOI射频开关的控制电路，其特征在于：包括带隙基准电路，低压差线性稳压器、环形振荡器、反相器I1、反相器I2、非交叠时钟产生电路、电荷泵及电平转换电路，其中带隙基准电路与低压差线性稳压器相连，低压差线性稳压器的输出端与电荷泵相连，所述环形振荡器的输出端经反相器I1与反相器I2的输入端相连，反相器I1和反相器I2的输出端与非交叠时钟产生电路的输入端相连，非交叠时钟产生电路的四个输出端与电荷泵的输入端相连，电荷泵的输出端OUTCP经过电平转换电路为SOI射频开关提供控制。
2.根据权利要求1所述的电荷泵，其特征在于：所述的电荷泵电路为一个能产生负电压的双电荷泵电路。
3.根据权利要求2所述的能产生负电压的双电荷泵电路，其特征在于：所述内部电路包括第一时钟信号（CLK1）、第二时钟信号（CLK2）、第三时钟信号（CLK3）、第四时钟信号（CLK4）、第一P型场效应晶体管（M1）、第二N型场效应晶体管（M2）、第三P型场效应晶体管（M3）、第四N型场效应晶体管（M4）、第五P型场效应晶体管（M5）、第六N型场效应晶体管（M6）、第七P型场效应晶体管（M7）、第八N型场效应晶体管（M8）、第一反相器（I1）、第二反相器（I2）、第三反相器（I3）、第四反相器（I4）、第一飞电容（Cfly1）、第二飞电容（Cfly2）、第一电容（C1）、第二电容（C2）、第三电容（C3）、第四电容（C4）和第一电阻（R1）。
4.所述第一P型场效应晶体管（M1）、第三P型场效应晶体管（M3）、第五P型场效应晶体管（M5）和第七P型场效应晶体管（M7）的源极分别与大地相连；
所述第二N型场效应晶体管（M2）和第八N型场效应晶体管（M8）的源极分别经第一电阻（R1）与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容（C3）与大地相连；
所述第四N型场效应晶体管（M4）和第六N型场效应晶体管（M6）的源极分别经第四电容（C4）与大地相连；
所述第一反相器（I1）的输入端与第一时钟信号（CLK1）相连，第一反相器（I1）的输出端经第一飞电容（Cfly1）分别与第一P型场效应晶体管（M1）的漏极和第二N型场效应晶体管（M2）的漏极相连；
所述第二反相器（I2）的输入端与第三时钟信号（CLK3）相连，第二反相器（I2）的输出端经第一电容（C1）分别与第一P型场效应晶体管（M1）、第二N型场效应晶体管（M2）、第三P型场效应晶体管（M3）和第四N型场效应晶体管（M4）的栅极相连，同时第五P型场效应晶体管（M5）和第六N型场效应晶体管（M6）的漏极分别于第一P型场效应晶体管（M1）、第二N型场效应晶体管（M2）的栅极相连；
所述第三反相器（I3）的输入端与第二时钟信号（CLK2）相连，第三反相器（I3）的输出端经第二电容（C2）分别与第五P型场效应晶体管（M5）、第六N型场效应晶体管（M6）、第七P型场效应晶体管（M7）和第八N型场效应晶体管（M8）的栅极相连，同时第三P型场效应晶体管（M3）和第四N型场效应晶体管（M4）的漏极分别于第五P型场效应晶体管（M5）、第六N型场效应晶体管（M6）的栅极相连；
所述第四反相器（I4）的输入端与第四时钟信号（CLK4）相连，第四反相器（I4）的输出端经第二飞电容（Cfly2）分别与第七P型场效应晶体管（M7）的漏极和第八N型场效应晶体管（M8）的漏极相连；
所述第一反相器（I1）和第四反相器（I4）的电源端与Vdd1相连，所述第二反相器（I2）
2
CN 104796171 A
权 利 要 求 书
2/2页
和第三反相器（I3）的电源端与Vdd相连。
5. 根据权利要求2所述的能产生负电压的双电荷泵电路，其特征在于：所述的电荷泵电路包括四个NMOS开关管、四个二极管、四个时钟信号、四个反相器、六个电容和一个电阻。
6.所述的第一二极管（D1）、第二二极管（D2）、第三二极管（D3）和第四二极管（D4）的阴极分别与大地相连；
所述第一N型场效应晶体管（M1）和第四N型场效应晶体管（M4）的源极分别经第一电阻R1与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容C3与大地相连；
所述第二N型场效应晶体管（M2）和第三N型场效应晶体管（M3）的源极分别经第四电容（C4）与大地相连；
所述第一反相器（I1）的输入端与第一时钟信号（CLK1）相连，第一反相器（I1）的输出端经第一飞电容（Cfly1）分别与第一二极管（D1）的阳极和第一N型场效应晶体管（M1）的漏极相连；
所述第二反相器（I2）的输入端与第三时钟信号（CLK3）相连，第二反相器（I2）的输出端经第一电容（C1）分别与第一N型场效应晶体管（M1）和第二N型场效应晶体管（M2）的栅极相连，同时第三N型场效应晶体管（M3）的漏极和第三二极管（D3）的阳极分别于第一N型场效应晶体管（M1）、第二N型场效应晶体管（M2）的栅极相连；
所述第三反相器（I3）的输入端与第二时钟信号（CLK2）相连，第三反相器（I3）的输出端经第二电容（C2）分别与第三N型场效应晶体管（M3）和第四N型场效应晶体管（M4）的栅极相连，同时第二N型场效应晶体管（M2）的漏极和第二二极管（D2）的阳极分别于第三N型场效应晶体管（M3）、第四N型场效应晶体管（M4）的栅极相连；
所述第四反相器（I4）的输入端与第四时钟信号（CLK4）相连，第四反相器（I4）的输出端经第二飞电容（Cfly2）分别与第四二极管（D2）的阳极和第四N型场效应晶体管（M4）的漏极相连；
所述第一反相器（I1）和第四反相器（I4）的电源端与Vdd1相连，所述第二反相器（I2）和第三反相器（I3）的电源端与Vdd相连。
7.根据权利要求3和权利要求4所述的第一时钟信号（CLK1）、第二时钟信号（CLK2）、第三时钟信号（CLK3）和第四时钟信号（CLK4）交替在高电势状态和低电势状态之间切换。
8.根据权利要求3和权利要求4所述的第一时钟信号（CLK1）和第二时钟信号（CLK2）在低电势时，第三时钟信号（CLK3）和第四时钟信号（CLK4）对应为高电势。
9.根据权利要求3和权利要求4所述的第一反相器（I1）和第四反相器（I4）的电源电压Vdd1比第二反相器（I2）和第三反相器（I3）的电源电压Vdd低。
10.根据权利要求7所述的第一反相器（I1）和第四反相器（I4）的电源电压Vdd1在第二反相器（I2）和第三反相器（I3）的电源电压Vdd的基础上引入一个MOS二极管进行降压。
3
CN 104796171 A
说 明 书
一种应用于SOI CMOS射频开关的控制电路
1/6页
技术领域
[0001]
本发明涉及一种集成电路技术领域，尤其是一种应用于SOI CMOS射频开关的控制
电路。背景技术
在无线通信收发机中，高性能的开关用于发射通路和接收通路信号选择，其插入损耗，功率容量等性能直接制约着整个系统的输出功率、噪声系数等性能。在移动终端应用中SOI CMOS工艺具有与GaAs工艺相媲美的性能，并且由于采用SOI CMOS工艺可以集成逻辑和控制器等电路，并且表现出更好的ESD性能，所以在高性能的射频开关中广泛采用SOI CMOS工艺。而在高性能的SOI CMOS射频开关控制中往往需要负电压来给射频开关管提供通断控制，如何产生一个简单可靠的负电压是产品设计的一个关键问题。[0003] 实现负电压的方案有很多种，常见的有：电荷泵、DC-DC、电源模块等。因为电荷泵电源芯片体积小、效率高，目前在市场上得到广泛的应用。电荷泵电路利用时钟脉冲来控制开关阵列以此来控制电容的充放电，将能量由输入端高效传输给负载；它以电容作为能量存储和传输的载体，不需使用电感，因而电磁干扰小。电荷泵电路采用的MOSFET 器件具有尺寸小，成本低，开关速度快，损耗最低等特点。
[0004] 一种能产生负电压的电荷泵电路如图1所示，该电荷泵的主要特点是当时钟信号CLK处于高电势且时钟信号CLK’处于低电势时，飞电容Cfly1上的电荷被传输到所述负电压输出端OUTCP，且当所述的时钟信号CLK处于低电势且时钟信号CLK’处于高电势时，飞电容Cfly2上的电荷被传输到所述负电压输出端OUTCP。但是这种电路的主要缺点是输出负电压所需的时间较长，且正常工作时电路中的稳态电流较大。
[0002]
发明内容
为了解决上述技术问题，本发明的目的是：提供一种能快速启动、正常工作状态下功耗低且输出负电压波纹小的负电压电荷泵电路。
[0006] 本发明解决其技术问题所采用的技术方案是：一种双输出电荷泵电路由四个PMOS/NMOS开关对、四个时钟信号、四个反相器、六个电容和一个电阻组成。其中四个PMOS/NMOS开关对分别是第一P型场效应晶体管和第二N型场效应晶体管组成的开关对、第三P型场效应晶体管和第四N型场效应晶体管组成的开关对、第五P型场效应晶体管和第六N型场效应晶体管组成的开关对、第七P型场效应晶体管和第八N型场效应晶体管组成的开关对。所述的第一P型场效应晶体管、第三P型场效应晶体管、第五P型场效应晶体管和第七P型场效应晶体管的源极分别与大地相连；
所述第二N型场效应晶体管和第八N型场效应晶体管的源极分别经第一电阻与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容与大地相连；
所述第四N型场效应晶体管和第六N型场效应晶体管的源极分别经第四电容与大地相连；
[0005]
4
CN 104796171 A
说 明 书
2/6页
所述第一反相器的输入端与第一时钟信号相连，第一反相器的输出端经第一飞电容分别与第一P型场效应晶体管的漏极和第二N型场效应晶体管的漏极相连；
所述第二反相器的输入端与第三时钟信号相连，第二反相器的输出端经第一电容分别与第一P型场效应晶体管、第二N型场效应晶体管、第三P型场效应晶体管和第四N型场效应晶体管的栅极相连，同时第五P型场效应晶体管和第六N型场效应晶体管的漏极分别于第一P型场效应晶体管、第二N型场效应晶体管的栅极相连；
所述第三反相器的输入端与第二时钟信号相连，第三反相器的输出端经第二电容分别与第五P型场效应晶体管、第六N型场效应晶体管、第七P型场效应晶体管和第八N型场效应晶体管的栅极相连，同时第三P型场效应晶体管和第四N型场效应晶体管的漏极分别于第五P型场效应晶体管、第六N型场效应晶体管的栅极相连；
所述第四反相器的输入端与第四时钟信号相连，第四反相器的输出端经第二飞电容分别与第七P型场效应晶体管的漏极和第八N型场效应晶体管的漏极相连。[0007] 进一步，一种双输出电荷泵电路包括四个NMOS开关管、四个二极管、四个时钟信号、四个反相器、六个电容和一个电阻。所述的第一二极管、第二二极管、第三二极管和第四二极管的阴极分别与大地相连；
所述第一N型场效应晶体管和第四N型场效应晶体管的源极分别经第一电阻与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容与大地相连；
所述第二N型场效应晶体管和第三N型场效应晶体管的源极分别经第四电容与大地相连；
所述第一反相器的输入端与第一时钟信号相连，第一反相器的输出端经第一飞电容分别与第一二极管的阳极和第一N型场效应晶体管的漏极相连；
所述第二反相器的输入端与第三时钟信号相连，第二反相器的输出端经第一电容分别与第一N型场效应晶体管和第二N型场效应晶体管的栅极相连，同时第三N型场效应晶体管的漏极和第三二极管的阳极分别于第一N型场效应晶体管、第二N型场效应晶体管的栅极相连；
所述第三反相器的输入端与第二时钟信号相连，第三反相器的输出端经第二电容分别与第三N型场效应晶体管和第四N型场效应晶体管的栅极相连，同时第二N型场效应晶体管的漏极和第二二极管的阳极分别于第三N型场效应晶体管、第四N型场效应晶体管的栅极相连；
所述第四反相器的输入端与第四时钟信号相连，第四反相器输出端经第二飞电容分别与第四二极管的阳极和第四N型场效应晶体管的漏极相连；
所述的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号交替在高电势状态和低电势状态之间切换。[0008] 进一步，所述的第一时钟信号和第二时钟信号在低电势时，第三时钟信号和第四时钟信号对应为高电势。[0009] 进一步，所述的第一反相器和第四反相器的电源电压Vdd1比第二反相器和第三反相器的电源电压Vdd低。
进一步，所述的第一反相器和第四反相器的电源电压Vdd1在第二反相器和第三
反相器的电源电压Vdd的基础上引入一个MOS二极管进行降压。
[0010]
5
CN 104796171 A[0011]
说 明 书
3/6页
本发明所实现的效果是：通过引入负电压对SOI CMOS射频开关进行控制，可以保证射频开关管在大射频信号条件下能处于很好的关闭状态，从而改善射频开关的线性和隔离度。本发明的能产生负电压的电荷泵能快速启动，在较短时间内建立起稳定的负电压输出，在负压处于稳定输出状态下，电路内部的稳态电流较小，同时输出负电压具有更小的纹波。但是，本发明通过增加电荷泵核心器件的面积减小了电荷泵的启动时间，其代价是电路的设计更加复杂，且电荷泵启动时的瞬态电流增大；同时本发明采用的是开环架构，其对输出的负电压不能实现很精确的控制，且在输出端需要采用较大的滤波电容。附图说明
下面结合附图和实施例对本发明作进一步说明。[0013] 图1为现有的一种负电压电荷泵的电路原理图；
图2为本发明的一种应用于SOI CMOS射频开关控制电路结构框图；
图3为本发明的一种应用于SOI CMOS射频开关控制电路的负电压电荷泵第一实施例的电路原理图；
图4为本发明的一种应用于SOI CMOS射频开关控制电路的负电压电荷泵第二实施例的电路原理图；
图5为本发明的一种应用于SOI CMOS射频开关控制电路的负电压电荷泵第三实施例的电路原理图。
[0012]
具体实施方式
[0014] 参照图2，一种应用于SOI CMOS射频开关的控制电路包括带隙基准电路，低压差线性稳压器、环形振荡器、反相器I1、反相器I2、非交叠时钟产生电路、电荷泵及电平转换电路。所述带隙基准电路与低压差线性稳压器相连，低压差线性稳压器的输出端与电荷泵相连，环形振荡器的输出端经反相器I1与反相器I2的输入端相连，反相器I1和反相器I2的输出端与非交叠时钟产生电路的输入端相连，非交叠时钟产生电路的四个输出端与电荷泵的输入端相连，电荷泵的输出端OUTCP经过电平转换电路对射频开关进行控制。[0015] 其中，带隙基准电路为低压差线性稳压器提供一个基准电压，低压差线性稳压器则为电荷泵提供电源，在电荷泵电路中引入非交叠时钟产生电路来降低整体电路的功率消耗，同时也能有效降低噪声和对电容的要求。本发明所引入的非交叠时钟产生电路产生四个时钟信号，分别是CLK1、CLK2、CLK3和CLK4，其中CLK1和CLK2为交叠时钟信号、CLK3和CLK4为交叠时钟信号，CLK1和CLK3为非交叠时钟信号。[0016] 参照图3，进一步作为优选的实施方式，所述的电荷泵电路包括四个PMOS/NMOS开关对、四个时钟信号、四个反相器、六个电容和一个电阻。其中四个PMOS/NMOS开关对分别是第一P型场效应晶体管M1和第二N型场效应晶体管M2组成的开关对、第三P型场效应晶体管M3和第四N型场效应晶体管M4组成的开关对、第五P型场效应晶体管M5和第六N型场效应晶体管M6组成的开关对、第七P型场效应晶体管M7和第八N型场效应晶体管M8组成的开关对。
所述的第一P型场效应晶体管M1、第三P型场效应晶体管M3、第五P型场效应晶
体管M5和第七P型场效应晶体管M7的源极分别与大地相连；
[0017]
6
CN 104796171 A
说 明 书
4/6页
所述第二N型场效应晶体管M2和第八N型场效应晶体管M8的源极分别经第一电阻R1与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容C3与大地相连；
所述第四N型场效应晶体管M4和第六N型场效应晶体管M6的源极分别经第四电容C4与大地相连；
所述第一反相器I1的输入端与第一时钟信号CLK1相连，第一反相器I1的输出端经第一飞电容Cfly1分别与第一P型场效应晶体管M1的漏极和第二N型场效应晶体管M2的漏极相连；
所述第二反相器I2的输入端与第三时钟信号CLK3相连，第二反相器I2的输出端经第一电容C1分别与第一P型场效应晶体管M1、第二N型场效应晶体管M2、第三P型场效应晶体管M3和第四N型场效应晶体管M4的栅极相连，同时第五P型场效应晶体管M5和第六N型场效应晶体管M6的漏极分别于第一P型场效应晶体管M1、第二N型场效应晶体管M2的栅极相连；
所述第三反相器I3的输入端与第二时钟信号CLK2相连，第三反相器I3的输出端经第二电容C2分别与第五P型场效应晶体管M5、第六N型场效应晶体管M6、第七P型场效应晶体管M7和第八N型场效应晶体管M8的栅极相连，同时第三P型场效应晶体管M3和第四N型场效应晶体管M4的漏极分别于第五P型场效应晶体管M5、第六N型场效应晶体管M6的栅极相连；
所述第四反相器I4的输入端与第四时钟信号CLK4相连，第四反相器I4的输出端经第二飞电容Cfly2分别与第七P型场效应晶体管M7的漏极和第八N型场效应晶体管M8的漏极相连；
所述的第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4交替在高电势状态和低电势状态之间切换。[0018] 进一步，所述的第一时钟信号CLK1和第二时钟信号CLK2在低电势时，第三时钟信号CLK3和第四时钟信号CLK4对应为高电势。[0019] 进一步作为优选的实施方式如图4所示，所述的电荷泵电路中的第一反相器I1和第四反相器I4的电源电压Vdd1比第二反相器I2和第三反相器I3的电源电压Vdd低一个由MOS管连接组成的二极管的压降。[0020] 进一步作为优选的实施方式，图5所述的电荷泵电路包括四个NMOS开关管、四个二极管、四个时钟信号、四个反相器、六个电容和一个电阻。所述的第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4的阴极分别与大地相连；
所述第一N型场效应晶体管M1和第四N型场效应晶体管M4的源极分别经第一电阻R1与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容C3与大地相连；
所述第二N型场效应晶体管M2和第三N型场效应晶体管M3的源极分别经第四电容C4与大地相连；
所述第一反相器I1的输入端与第一时钟信号CLK1相连，第一反相器I1的输出端经第一飞电容Cfly1分别与第一二极管D1的阳极和第一N型场效应晶体管M1的漏极相连；
所述第二反相器I2的输入端与第三时钟信号CLK3相连，第二反相器I2的输出端经第一电容C1分别与第一N型场效应晶体管M1和第二N型场效应晶体管M2的栅极相连，同时第三N型场效应晶体管M3的漏极和第三二极管D3的阳极分别于第一N型场效应晶体管
7
CN 104796171 A
说 明 书
5/6页
M1、第二N型场效应晶体管M2的栅极相连；
所述第三反相器I3的输入端与第二时钟信号CLK2相连，第三反相器I3的输出端经第二电容C2分别与第三N型场效应晶体管M3和第四N型场效应晶体管M4的栅极相连，同时第二N型场效应晶体管M2的漏极和第二二极管D2的阳极分别于第三N型场效应晶体管M3、第四N型场效应晶体管M4的栅极相连；
所述第四反相器I4的输入端与第四时钟信号CLK4相连，第四反相器I4的输出端经第二飞电容Cfly2分别与第四二极管D2的阳极和第四N型场效应晶体管M4的漏极相连；
下面结合具体的实施方式对本发明作进一步说明。[0021] 对实施例一
在初始时刻，即在时钟信号前半周期（0~T/2）开始时，时钟信号CLK1和时钟信号CLK2为低电平，则在反相器I1和I3输出端为高电平Vdd，即在0~T/2时间内，电源电压分别通过反相器I1和I3为飞电容Cfly1和电容C2充电，此时A节点和B节点电压由0开始升高，而时钟信号CLK3和时钟信号CLK4为高电平，在反相器I2和I4输出端为低电平，即在0-T/2时间内，反相器I2和I4将电容C1和飞电容Cfly2的端电压拉低为0，此时C节点和D节点电压均为0，在0~T/2时间内，第一场效应晶体管M1、第三场效应晶体管M3、第五场效应晶体管M5、第七场效应晶体管M7、第二场效应晶体管M2和第四场效应晶体管M4均处于截止状态，而第六场效应晶体管M6和第八场效应晶体管M8处于导通状态，电容C1和飞电容Cfly2通过导通的第六场效应晶体管M6和第八场效应晶体管M8对输出电容C4和C3端充电进行充电，在0-T/2时间内，输出电容C4和C3端的电压均为0。负压输出端OUTCP作为主输出端，输出电容C3的容值远远大于电容C4。为了在电荷泵输出端获得稳定的且具有较小纹波的负压输出，在输出端接入一个电阻R1与电容C3组成一个低通滤波器来对输出电压进行滤波。
[0022] 在T/2时刻，时钟信号CLK1和时钟信号CLK2快速由低电平翻转为高电平，则在反相器I1和I3输出端也实现由高电平到低电平的快速翻转，由于电容器的端电压不能实现快速跳变，此时A节点和B节点对地电压即为负电压，在T/2时刻，时钟信号CLK3和时钟信号CLK4快速由高电平翻转为低电平，电源电压Vdd分别通过反相器I2和I4为电容C1和飞电容Cfiy2充电，电容C1和飞电容Cfiy2的端电压开始升高到Vdd，即节点C和节点D电压也逐渐由0开始升高，在T/2~T周期内，第一场效应晶体管M1、第三场效应晶体管M3、第五场效应晶体管M5、第七场效应晶体管M7、第六场效应晶体管M6、第八场效应晶体管M8均处于截止状态、第二场效应晶体管M2和第四场效应晶体管M4均处于导通状态，即飞电容Cfly1和电容C2端的负电压通过第二场效应晶体管M2和第四场效应晶体管M4传递到输出电容C3和C4端。[0023] 在T时刻，时钟信号CLK1和时钟信号CLK2快速由高电平翻转为低电平，则在反相器I1和I3输出端也实现由低电平到高电平的快速翻转，电源电压Vdd分别通过反相器I1和I3为飞电容Cfly1和电容C2充电，飞电容Cfiy1和电容C2的输入端电压开始由0快速升高，由于电容器的端电压不能实现快速跳变，此时A节点和B节点电压由负电压开始增大，同时在该时刻，时钟信号CLK3和时钟信号CLK4快速由低电平翻转为高电平，即节点C和节点D电压也快速由0变为负电压，第一场效应晶体管M1、第三场效应晶体管M3、第五场效应晶体管M5、第七场效应晶体管M7、第二场效应晶体管M2、第四场效应晶体管M4均处于
8
CN 104796171 A
说 明 书
6/6页
截止状态，第六场效应晶体管M6和第八场效应晶体管M8均处于导通状态，即通过第六场效应晶体管M6和第八场效应晶体管M8将电容C1和飞电容Cfly2端的负电压传递到输出端。[0024] 在时钟信号的作用下，通过控制第二场效应晶体管M2、第四场效应晶体管M4和第六场效应晶体管M6、第八场效应晶体管M8周期性的交替导通，可以将第一飞电容Cfly1和第二飞电容Cfly2、第一电容C1和第二电容C2上的负电荷周期性交替的传输到输出电容C3和输出电容C4上，实现在输出电容C3和输出电容C4上的负电压电荷积累，最终达到在输出电容C3和输出电容C4端有稳定的负电压输出。
[0025] 本发明所设计的负电压采用双电荷泵电路设计，采用双电荷泵的架构不仅减小了贯穿电流，而且也减小电荷泵电路的启动时间，同时降低了整体电路的稳态电流。在负电压产生过程中，可以通过增加时钟信号的频率和电荷泵电路中核心器件的面积来减小启动时间，但是代价是启动时的瞬态电流增大。
[0026] 对于实施例一所得到的负电压建立时间较短，但是在输出的负电压上通常会有较大的波纹，这是因为在每一个周期内传递到输出电容上的电荷量都较大，从而引起较大的输出电压波动。本发明的第二实施例是在第一实施例的基础上对第一反相器I1和第四反向器I4的电源电压上进行了降压处理，即第一反相器I1和第四反相器I4的电源电压Vdd1比第二反相器I2和第三反相器I3的电源电压Vdd低一个由MOS管连接组成的二极管的压降。通过在第一反相器I1和第四反相器I4的电源电压引入一个二极管进行降压，使每次泵入到输出端的负电压减少，从而使负电压的传递与积累更加平稳，可有效减小输出端负电压的波纹，但是缺点是输出预定的负电压所需的建立时间有所延长。
[0027] 本发明的第三实施例是在第二实施例的基础上通过引入四个二极管替换相应的PMOS晶体管，可进一步阻断在时钟信号翻转切换时刻由PMOS晶体管引入的信号通路，达到进一步减小电荷泵电路在时钟翻转过程中以及电路稳态的漏电流，但是引入的四个二极管在有效阻断到地的电流通路的同时，也抬高了时钟翻转过程中转移电容上的电压值，从而增加了负电压电荷泵的负压建立时间，同时也减小了电荷泵输出端的负压值。[0028] 以上是对本发明的较佳实施进行的具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请专利要求所限定的范围内。
9
CN 104796171 A
说 明 书 附 图
1/3页
图 1
图 2
10
CN 104796171 A
说 明 书 附 图
2/3页
图 3
图 4
11
CN 104796171 A
说 明 书 附 图
3/3页
图 5
12
因篇幅问题不能全部显示，请点此查看更多更全内容